Quy trình sản xuất chip bán dẫn: Từ wafer đến chip hoàn chỉnh

Một con chip không được tạo ra bằng cách đơn giản là “in” toàn bộ mạch điện lên một tấm silicon. Thay vào đó, nhà sản xuất xây dựng từng lớp cấu trúc cực nhỏ trên bề mặt wafer. Mỗi lớp trải qua các công đoạn tạo vật liệu, định hình, xử lý và kiểm tra trước khi wafer tiếp tục sang lớp tiếp theo. Các chu trình này được lặp lại nhiều lần để hình thành transistor và mạng lưới kết nối bên trong chip.

Khi phần chế tạo trên wafer hoàn tất, quá trình vẫn chưa kết thúc. Wafer còn phải được kiểm thử, cắt thành từng die, sau đó die được lắp ráp, đóng gói và kiểm tra trước khi trở thành linh kiện có thể sử dụng trong thiết bị điện tử. Vì vậy, cách dễ hiểu nhất để nhìn quy trình sản xuất chip bán dẫn là theo dõi wafer thay đổi như thế nào qua từng công đoạn, từ một tấm nền ban đầu đến chip hoàn chỉnh.

Trong quy trình này, PMAC phát triển hệ sinh thái theo hướng kết nối vật liệu, công nghệ sản xuất, phân tích – đo lường và dịch vụ kỹ thuật. Điều này cho phép từng công đoạn được tiếp cận như một phần của toàn bộ quá trình sản xuất, thay vì xem wafer, vật liệu, thiết bị hay đo lường là những bài toán tách biệt.

I. Quy trình sản xuất chip bán dẫn từ wafer đến chip diễn ra như thế nào?

Để hiểu toàn bộ quy trình, trước hết cần phân biệt ba trạng thái: wafer, die và chip đã đóng gói. Wafer là tấm vật liệu bán dẫn trên đó nhiều mạch tích hợp được chế tạo cùng lúc. Sau khi phần chế tạo trên wafer hoàn thành, wafer được kiểm tra và cắt thành những phần nhỏ gọi là die. Các die đạt yêu cầu sau đó tiếp tục được lắp ráp và đóng gói để có thể kết nối với hệ thống điện tử bên ngoài. Intel cũng mô tả trình tự cơ bản này theo logic “wafer tạo ra die, đóng gói biến die thành sản phẩm có thể sử dụng”.

Phần phức tạp nhất nằm ở giai đoạn wafer vẫn còn nguyên. Nhà sản xuất phải liên tục tạo những lớp vật liệu rất mỏng, sử dụng quang khắc để xác định vị trí cần xử lý, khắc để tạo hình và cấy ion để thay đổi tính chất điện của những vùng cần thiết. Sau đó, wafer tiếp tục được làm sạch, xử lý nhiệt, làm phẳng hoặc đo kiểm trước khi lớp mới được xây dựng. ASML xếp tạo màng, quang khắc, khắc và cấy ion vào những công đoạn cốt lõi của quá trình tạo chip.

Vì vậy, quy trình không phải tuyến tính trong đó mỗi công đoạn chỉ xuất hiện một lần. Một vòng xử lý có thể tạo ra một phần của transistor, sau đó wafer lại tiếp tục trải qua những công nghệ tương tự với vật liệu và mẫu khác để xây phần tiếp theo. Khi các transistor đã hoàn thiện, một chuỗi các lớp kim loại lại được hình thành để kết nối chúng thành mạch. Đây là lý do một wafer thực tế có thể trải qua hàng nghìn bước trong nhiều tuần trước khi rời nhà máy.

Có thể hình dung hành trình tổng thể như sau:

Wafer → chuẩn bị bề mặt → tạo lớp vật liệu → phủ photoresist → quang khắc → khắc/cấy ion → làm sạch và xử lý nhiệt → làm phẳng khi cần → lặp lại để hoàn thiện transistor → tạo các lớp kết nối kim loại → đo kiểm → wafer test → cắt die → đóng gói → kiểm thử cuối

Ở PMAC, các nhóm giải pháp bán dẫn cũng được tổ chức theo các mắt xích của chuỗi này, từ substrate và vật liệu quy trình đến thiết bị sản xuất, đo lường, kiểm thử, đóng gói bán dẫn. Cách tổ chức này đặc biệt hữu ích khi một yêu cầu thực tế thường liên quan đồng thời đến nhiều yếu tố trong cùng công đoạn.

Hình 1. Quy trình sản xuất chip bán dẫn từ wafer đến chip

Người đọc muốn hiểu thêm doanh nghiệp nào phụ trách thiết kế, sản xuất wafer hay đóng gói trong toàn bộ chuỗi có thể tham khảo bài PMAC về Fabless, Foundry, IDM và OSAT.

1. Chuẩn bị wafer trước khi chế tạo chip

Wafer là tấm nền mỏng và rất phẳng dùng để xây dựng các linh kiện bán dẫn. Với phần lớn chip logic và chip nhớ, silicon vẫn là vật liệu nền phổ biến. Trước khi đi vào nhà máy, silicon đã được tinh chế, tạo thành tinh thể, cắt thành các lát wafer và xử lý bề mặt. Khi bắt đầu chế tạo, wafer phải có bề mặt đủ phẳng và sạch để những cấu trúc rất nhỏ có thể được tạo ra với độ chính xác cần thiết.

Không phải mọi linh kiện đều sử dụng cùng một chất nền. Silicon phù hợp với nhiều mạch tích hợp truyền thống, trong khi SiC và GaN có những đặc tính phù hợp hơn với một số ứng dụng công suất, điện áp hoặc tần số cao. Do đó, lựa chọn wafer cần bắt đầu từ yêu cầu của linh kiện chứ không đơn thuần từ kích thước hay vật liệu phổ biến nhất. PMAC hiện hỗ trợ nhiều nền vật liệu khác nhau như Silicon, SOI, SiC và GaN, nhờ đó bài toán substrate có thể được tiếp cận ngay từ yêu cầu ứng dụng.

Người đọc có thể tìm hiểu sâu hơn sự khác biệt giữa các nền vật liệu trong bài Silicon, SiC và GaN khác nhau thế nào? trên PMAC.

Trước khi xây lớp đầu tiên, bề mặt wafer cũng cần được làm sạch. Những hạt hoặc cặn rất nhỏ có thể trở thành nguồn lỗi khi cấu trúc trên wafer có kích thước cực nhỏ. Quan trọng hơn, làm sạch không chỉ xuất hiện ở đầu dây chuyền mà được lặp lại sau nhiều bước như khắc hoặc cấy ion để chuẩn bị bề mặt cho vòng xử lý mới.

Ở giai đoạn này, PMAC tiếp cận việc chuẩn bị wafer theo cả hai phía: chất nền và xử lý bề mặt. Các giải pháp wet processing, cleaning và hóa chất quy trình được đặt cạnh nhóm wafer trong cùng hệ sinh thái, giúp quá trình chuẩn bị không bị tách rời khỏi những bước chế tạo ngay sau đó.

Hình 2. Wafer bán dẫn

2. Tạo các lớp vật liệu trên bề mặt wafer

Sau khi bề mặt được chuẩn bị, nhà sản xuất bắt đầu tạo những lớp vật liệu rất mỏng trên wafer. Tùy vị trí trong chip, lớp này có thể dẫn điện, cách điện, ngăn sự khuếch tán giữa hai vật liệu hoặc trực tiếp tham gia vào cấu trúc transistor. Một chip hiện đại vì vậy được xây từ rất nhiều lớp có chức năng khác nhau, chứ không phải chỉ từ silicon ban đầu.

Ba nhóm công nghệ tạo màng thường gặp là PVD, CVD và ALD. PVD dựa trên quá trình vật lý để đưa vật liệu từ nguồn lên wafer, CVD hình thành màng thông qua phản ứng hóa học của tiền chất, còn ALD sử dụng các phản ứng tuần tự để kiểm soát những lớp rất mỏng. Mỗi phương pháp có điểm mạnh riêng, vì vậy việc lựa chọn phụ thuộc vào vật liệu, chiều dày cần tạo và hình dạng của cấu trúc cần phủ.

Điểm quan trọng là nhà sản xuất không chỉ cần đúng loại vật liệu mà còn cần đúng lớp màng. Một lớp có thành phần phù hợp nhưng quá dày, quá mỏng hoặc không đồng đều vẫn có thể khiến các công đoạn phía sau sai lệch. Vì vậy, bước tạo màng luôn gắn với việc kiểm soát vật liệu đầu vào, thiết bị tạo màng và phép đo sau quá trình.

Đây cũng là cách PMAC tiếp cận công đoạn này. Thay vì tách riêng thiết bị và vật tư, hệ giải pháp được xây quanh chuỗi vật liệu tạo màng → công nghệ lắng đọng → kiểm tra lớp màng, với các nhóm PVD targets, CVD/ALD precursors, hệ thống tạo màng và các phương pháp đo chiều dày hoặc bề mặt phù hợp.

Công nghệ tạo màng trong môi trường plasma

3. Phủ photoresist và quang khắc để tạo mẫu

Khi lớp vật liệu đã được hình thành, nhà sản xuất cần xác định chính xác vùng nào sẽ được xử lý ở bước tiếp theo. Wafer vì vậy được phủ một lớp vật liệu nhạy sáng gọi là photoresist. Lớp này chỉ tồn tại tạm thời và đóng vai trò trung gian để chuyển mẫu thiết kế xuống bề mặt wafer.

Trong quá trình quang khắc, ánh sáng tác động lên photoresist theo một mẫu xác định. Sau bước phát triển, một phần photoresist được giữ lại và phần khác được loại bỏ, từ đó tạo ra những vùng được bảo vệ và những vùng được mở. ASML mô tả quang khắc là công đoạn quyết định cách mẫu của từng lớp được đưa lên wafer trước khi tiếp tục khắc hoặc xử lý vật liệu.

Điều cần lưu ý là quang khắc chưa trực tiếp tạo transistor. Nó giống như một “bản đồ” xác định vị trí cần khắc, cấy ion hoặc xử lý ở bước tiếp theo. Khi chip gồm nhiều lớp, quá trình này phải được thực hiện nhiều lần với các mẫu thiết kế khác nhau, đồng thời phải căn chỉnh chính xác với các cấu trúc đã tồn tại phía dưới. Trong phần quang khắc, PMAC tập trung vào các công đoạn hỗ trợ trước và sau exposure, gồm vật liệu quang khắc cùng giải pháp phủ và xử lý photoresist.

Hình 3. Công nghệ lắng đọng màng mỏng ngành bán dẫn

4. Khắc để chuyển mẫu xuống lớp vật liệu

Sau quang khắc, wafer đã có những vùng được mở và những vùng được bảo vệ. Quá trình khắc – etching sẽ loại bỏ có chọn lọc vật liệu ở các vùng cần xử lý, từ đó chuyển các mẫu thiết kế khác nhau trên photoresist thành cấu trúc thực sự trong lớp vật liệu bên dưới. Sau bước này, lớp màng ban đầu không còn liên tục mà đã hình thành rãnh, lỗ hoặc những cấu trúc theo thiết kế.

Có hai nhóm phương pháp phổ biến là khắc ướt và khắc khô. Khắc ướt sử dụng dung dịch hóa học, còn khắc khô thường dựa trên plasma hoặc khí phản ứng. Khi các cấu trúc ngày càng nhỏ hoặc có chiều sâu lớn, khả năng kiểm soát hướng, chiều sâu và hình dạng của vùng khắc trở nên đặc biệt quan trọng.

Sau khi khắc, phần photoresist còn lại thường được loại bỏ và wafer tiếp tục được làm sạch. Lúc này, các mẫu thiết kế khác nhau vốn chỉ tồn tại trên lớp nhạy sáng đã trở thành cấu trúc vật lý trên wafer và sẵn sàng cho bước xử lý tiếp theo.

Tùy vật liệu và hình dạng cần tạo, bài toán khắc có thể cần khắc khô, plasma hoặc xử lý ướt. PMAC hiện phát triển giải pháp trong các nhóm công nghệ này và kết nối chúng với cleaning ở bước tiếp theo, giúp khắc được xem như một phần của chuỗi patterning thay vì một thiết bị hoạt động độc lập.

Hình 4. Quá trình khắc – etching

5. Cấy ion và xử lý nhiệt để hình thành transistor

Sau khi một số cấu trúc vật lý đã được tạo ra, nhà sản xuất cần thay đổi tính chất điện của những vùng silicon xác định. Một trong các phương pháp quan trọng là cấy ion (ion implantation), trong đó các ion được gia tốc và đưa vào wafer tại những vị trí đã được xác định từ trước.

Việc đưa tạp chất vào silicon theo cách có kiểm soát giúp điều chỉnh khả năng dẫn điện của từng khu vực. Nhờ đó, các vùng cần thiết của transistor dần được hình thành. ASML xem cấy ion là một trong những bước cốt lõi cho phép kiểm soát đặc tính điện của silicon và tạo transistor.

Sau cấy ion, wafer thường tiếp tục được xử lý nhiệt để kích hoạt các tạp chất hoặc điều chỉnh vật liệu về trạng thái cần thiết. Vì vậy, cấy ion và quá trình xử lý nhiệt (annealing) thường có mối liên hệ trực tiếp trong quá trình hình thành linh kiện.

PMAC tiếp cận hai công đoạn này như một phần liên tục của wafer manufacturing, với giải pháp cấy ion và xử lý nhiệt nằm trong cùng nhóm thiết bị chế tạo. Điều này giúp việc lựa chọn công nghệ dựa trên mục tiêu của cả chuỗi xử lý thay vì chỉ nhìn riêng một bước.

Hình 5. Cấy ion và xử lý nhiệt

6. Lặp lại các chu trình để hoàn thiện transistor

Một vòng tạo màng, lithography, khắc hoặc cấy ion mới chỉ tạo được một phần của transistor. Linh kiện hoàn chỉnh gồm nhiều vùng và nhiều lớp vật liệu khác nhau, vì vậy wafer phải tiếp tục trải qua những vòng xử lý mới. Mỗi vòng có thể sử dụng một vật liệu khác, một pattern khác và điều kiện xử lý khác tùy bộ phận đang được xây dựng.

Đây là điểm dễ gây hiểu nhầm nhất khi nhìn vào một sơ đồ sản xuất chip đơn giản. Các bước tạo màng, lithography hay khắc không chỉ xuất hiện một lần. Chúng là những công nghệ được tái sử dụng liên tục để tạo từng lớp mới, cho đến khi transistor hoàn thiện. Intel cho biết wafer có thể trải qua hàng nghìn bước xử lý trước khi phần fabrication kết thúc.

Chính tính lặp lại này cũng giải thích vì sao PMAC xây dựng hệ sinh thái theo quy trình, không phải theo từng máy riêng lẻ. Một bài toán thực tế có thể đồng thời liên quan đến vật liệu, thiết bị tạo màng, xử lý plasma, cleaning và đo lường; vì vậy, nhìn toàn bộ chu trình thường giúp xác định giải pháp chính xác hơn.

7. Làm phẳng wafer bằng CMP

Khi nhiều lớp liên tục được tạo và loại bỏ, bề mặt wafer có thể trở nên không đồng đều. Nếu xây lớp tiếp theo trên một bề mặt có chênh lệch độ cao lớn, quang khắc và các bước xử lý phía sau sẽ khó duy trì độ chính xác. Vì vậy, wafer cần được làm phẳng tại nhiều vị trí trong quá trình.

Công nghệ thường được sử dụng là CMP – Chemical Mechanical Planarization, hay làm phẳng cơ hóa học. Quá trình kết hợp lực cơ học của pad với hóa chất và vật liệu mài để loại bỏ lượng vật liệu dư. Applied Materials mô tả CMP là công nghệ tạo một bề mặt phẳng và đồng đều cho các bước chế tạo tiếp theo.

CMP không đơn giản là đánh bóng càng nhiều càng tốt. Nếu loại bỏ quá ít vật liệu, bề mặt vẫn không đạt yêu cầu; nếu loại bỏ quá mức, cấu trúc bên dưới có thể bị ảnh hưởng. Vì vậy, các vật tư tiêu hao, điều kiện quá trình và khả năng theo dõi bề mặt đều cần được xem cùng nhau.

Với CMP, PMAC cũng phát triển giải pháp theo cách này: kết nối công nghệ làm phẳng với vật tư tiêu hao và những phương pháp đo bề mặt phù hợp, thay vì coi CMP chỉ là một thiết bị đánh bóng độc lập.

8. Tạo các lớp kết nối kim loại giữa các transistor

Khi transistor đã hình thành, chúng vẫn phải được kết nối với nhau để tạo thành một mạch hoàn chỉnh. Nhà sản xuất vì vậy xây thêm nhiều lớp vật liệu cách điện và các đường dẫn kim loại phía trên transistor. Những đường này truyền tín hiệu và nguồn điện giữa số lượng rất lớn các phần tử trong chip.

Quá trình tạo hệ kết nối tiếp tục sử dụng nhiều công nghệ quen thuộc. Lớp cách điện được tạo, quang khắc và khắc mở các vị trí cần kết nối, sau đó kim loại được đưa vào để hình thành đường dẫn. Với một số hệ kết nối, PVD có thể tham gia tạo các lớp mỏng ban đầu, còn lắng động điện hóa hoặc xi mạ được dùng để tạo phần kim loại chính.

Sau đó, CMP có thể tiếp tục loại bỏ lượng kim loại dư để bề mặt đủ phẳng cho tầng kết nối kế tiếp. Chu trình này được lặp lại nhiều lần để tạo mạng lưới kết nối nhiều tầng phía trên transistor.

Ở giai đoạn này, PMAC có thể kết nối cả phía vật liệu kim loại hóa và công nghệ tạo lớp dẫn điện. Điều này đặc biệt phù hợp với những bài toán cần xem xét đồng thời quá trình xi mạ hoặc lắng đọng và chất lượng của lớp kim loại sau khi hình thành. Một ví dụ về yêu cầu kiểm soát lớp kim loại có thể xem trong bài PMAC về đo độ dày xi mạ trong ngành bán dẫn.

9. Làm sạch, phân tích và đo kiểm trong từng vòng chế tạo

Trong suốt quá trình chế tạo wafer, giai đoạn làm sạch không nằm ở một vị trí cố định mà xuất hiện giữa nhiều công đoạn. Sau khắc và cấy icon hoặc các bước xử lý khác, photoresist, cặn phản ứng, hạt và vật liệu không mong muốn cần được loại bỏ trước khi lớp mới được xây dựng. Nếu những chất này tiếp tục tồn tại, chúng có thể gây lỗi ở các cấu trúc phía sau.

Đo lường cũng diễn ra theo cùng logic. Sau tạo màng, kỹ sư có thể cần kiểm tra chiều dày và độ đồng đều của lớp màng; sau CMP cần đánh giá profile bề mặt; với những công đoạn khác lại cần biết thành phần, hình thái hoặc tính chất điện. Do mỗi câu hỏi kỹ thuật khác nhau, đo lường không thể dựa vào một công nghệ duy nhất.

PMAC vì vậy không tiếp cận đo lường theo cách “một máy giải quyết mọi phép đo”. Hệ giải pháp hiện trải từ phân tích thành phần và tạp chất đến quan sát cấu trúc, kiểm tra bề mặt, chiều dày màng và kiểm tra, giúp phương pháp đo được lựa chọn dựa trên chính thông số cần kiểm soát ở từng bước.

10. Hoàn tất wafer và kiểm thử từng die

Khi transistor và các tầng kết nối đã hoàn thiện, phần wafer fabrication kết thúc. Tuy nhiên, trên wafer lúc này vẫn còn rất nhiều die nằm cạnh nhau và không phải die nào cũng nhất thiết hoạt động đúng. Vì vậy, trước khi cắt wafer, nhà sản xuất cần kiểm tra từng die.

Ở bước wafer test hoặc wafer sort, thiết bị đầu dò tạo tiếp xúc với các vị trí trên die để phép kiểm tra điện có thể được thực hiện. Kết quả cho phép xác định die đạt và die không đạt ngay khi chúng vẫn còn nằm trên wafer. Việc phát hiện lỗi ở thời điểm này giúp tránh tiếp tục đầu tư vào dicing và đóng gói đối với sản phẩm đã không thể sử dụng.

Với bước wafer test, phạm vi PMAC hiện tập trung vào probing và các nhu cầu hỗ trợ kỹ thuật liên quan đến thiết bị được cung cấp. Điểm đáng chú ý là giải pháp được nối với application engineering, lắp đặt, vận hành, bảo trì và hỗ trợ hiệu chuẩn thay vì chỉ dừng ở phần cứng.

PMAC đã phân tích riêng vai trò của wafer test và những giai đoạn kiểm thử khác trong bài Kiểm thử bán dẫn là gì?.

11. Cắt wafer thành từng die

Sau wafer test, wafer được cắt theo các đường nằm giữa các die. Quá trình này gọi là wafer dicing. Từ một tấm wafer chứa nhiều mạch tích hợp, nhà sản xuất thu được các die riêng biệt để tiếp tục sang kiểm thử và đóng gói.

Đến thời điểm này, mạch điện bên trong die đã được hình thành nhưng die vẫn chưa phải một linh kiện có thể sử dụng trực tiếp. Nó còn nhỏ, dễ bị tác động và chưa có cấu trúc kết nối phù hợp với hệ thống bên ngoài. Vì vậy, dicing được xem là điểm chuyển tiếp từ wafer fabrication sang phần back-end.

Khi chuỗi đi sang back-end, PMAC tiếp tục có các giải pháp cho dicing và xử lý die. Nhờ đó, phần hỗ trợ không nhất thiết dừng ở wafer fabrication mà có thể nối tiếp sang kiểm thử và đóng gói khi nhu cầu dự án yêu cầu.

Hình 7. Công nghệ Wafer Dicing

12. Đóng gói die thành chip hoàn chỉnh

Trong công đoạn đóng gói, die được gắn lên substrate hoặc cấu trúc package để tạo liên kết điện và cơ học với hệ thống bên ngoài. Tùy thiết kế, nhà sản xuất có thể sử dụng các phương pháp die attach, wire bonding, solder bump hoặc những phương thức liên kết khác.

Package không chỉ là một lớp vỏ bảo vệ. Nó phải đưa nguồn và tín hiệu đến die, truyền dữ liệu ra ngoài, hỗ trợ độ bền cơ học và trong nhiều thiết kế còn tham gia vào quản lý nhiệt. Intel mô tả kiểm thử là nửa sau của semiconductor manufacturing, trong đó die được gắn vào package trước khi trải qua các bước hoàn thiện và kiểm tra.

Ở phần đóng gói, PMAC tập trung đồng thời vào vật liệu liên kết và thiết bị lắp ráp, nhờ đó có thể tiếp cận những yêu cầu khác nhau từ gắn die đến tạo kết nối trong package. Cách tiếp cận này phù hợp với xu hướng đóng gói ngày càng tham gia trực tiếp vào hiệu năng và kiến trúc hệ thống, thay vì chỉ đóng vai trò bảo vệ chip.

Hình 8. Đóng gói die thành chip hoàn chỉnh

Có thể tìm hiểu kỹ hơn công đoạn này trong bài Đóng gói bán dẫn là gì? Vì sao chip cần được đóng gói? của PMAC.

13. Kiểm thử cuối và phân loại chip

Sau khi đóng gói, chip tiếp tục được kiểm tra để xác nhận sản phẩm hoàn chỉnh hoạt động đúng yêu cầu. Lúc này phép thử không còn diễn ra trên die trần mà trên chip đã được lắp ráp, nên nhà sản xuất có thể đánh giá cả sản phẩm sau quá trình đóng gói.

Tùy loại sản phẩm, các bước kiểm thử có thể đánh giá đặc tính điện, chức năng, khả năng hoạt động ở nhiệt độ khác nhau hoặc độ ổn định trong điều kiện tăng ứng suất. Intel cho biết chip sau lắp ráp trải qua các phép kiểm tra điện, nhiệt và chức năng trước khi được chuyển đến khách hàng.

Ở giai đoạn này, phạm vi hiện tại của PMAC tập trung nhiều hơn vào các giải pháp kiểm tra và đo lường hỗ trợ kiểm thử và đóng gói, thay vì một hệ ATE hoàn chỉnh. Việc xác định rõ phạm vi giúp lựa chọn giải pháp đúng với bài toán kiểm tra thực tế và tránh đồng nhất kiểm tra, đo lường với electrical final test.

Sau kiểm thử, các chip đạt yêu cầu được phân loại theo tiêu chí của từng sản phẩm trước khi chuyển sang chuỗi cung ứng điện tử. Đây là điểm cuối của hành trình bắt đầu từ một wafer tương đối đơn giản và kết thúc bằng một linh kiện có cấu trúc nhiều lớp hoàn chỉnh.

II. Tóm tắt quy trình từ wafer đến chip

Nhìn theo trạng thái của wafer, toàn bộ quy trình có thể tóm tắt như sau:

Xuyên suốt các giai đoạn này, PMAC xây dựng hệ sinh thái theo bốn nhóm chính: vật liệu, công nghệ sản xuất, phân tích – đo lường và dịch vụ kỹ thuật. Tùy nhu cầu, điểm bắt đầu có thể là wafer, tạo màng, CMP, kim loại hóa hay kiểm tra, sau đó mở rộng sang những yếu tố có liên quan trong cùng chu trình.

III. Câu hỏi thường gặp về quy trình sản xuất chip bán dẫn

1. Wafer và chip khác nhau như thế nào?

Wafer là tấm vật liệu bán dẫn trên đó nhiều mạch tích hợp được chế tạo đồng thời. Sau fabrication, wafer được cắt thành các phần nhỏ gọi là die. Die sau đó cần được đóng gói, tạo kết nối và kiểm thử trước khi trở thành linh kiện có thể sử dụng trong hệ thống điện tử.

2. Vì sao quang khắc phải được thực hiện nhiều lần?

Một chip gồm nhiều lớp và mỗi lớp có pattern riêng. Vì vậy, một lần quang khắc không thể tạo toàn bộ mạch. Khi một lớp hoàn thành, wafer tiếp tục sang lớp tiếp theo và lithography lại được sử dụng để xác định vùng cần xử lý.

3. PVD, CVD và ALD nằm ở đâu trong quy trình?

PVD, CVD và ALD thuộc nhóm công nghệ tạo màng và có thể xuất hiện nhiều lần trong wafer fabrication. Chúng tạo các lớp dẫn điện, cách điện, lớp cản hoặc nhiều màng chức năng khác tùy thiết kế.

4. CMP được sử dụng ở bước nào?

CMP được sử dụng ở những thời điểm wafer cần được làm phẳng sau quá trình tạo hoặc lấp đầy vật liệu. Vì thế, CMP không nhất thiết chỉ xuất hiện một lần mà có thể được dùng ở nhiều vị trí trong quá trình chế tạo.

5. Chip được kiểm tra ở những giai đoạn nào?

Kiểm tra xuất hiện xuyên suốt quy trình. Đo lường được dùng trong fabrication để kiểm soát lớp màng, bề mặt và cấu trúc; sau đó die tiếp tục được wafer test trước khi dicing. Khi đóng gói hoàn tất, chip lại trải qua final test trước khi xuất xưởng.

6. Một wafer có thể tạo được bao nhiêu chip?

Không có một con số cố định. Số die phụ thuộc vào đường kính wafer, kích thước từng die, cách bố trí thiết kế và tỷ lệ die đạt yêu cầu sau chế tạo. ASML cho biết wafer 300 mm có thể chứa từ vài chục đến hàng nghìn die tùy kích thước của chip.

7. Quy trình sản xuất chip kết thúc khi wafer được cắt thành die phải không?

Không. Die sau dicing vẫn cần được đóng gói để có kết nối điện, bảo vệ cơ học và khả năng tích hợp với hệ thống bên ngoài. Sau đóng gói, sản phẩm tiếp tục được kiểm thử trước khi được xem là hoàn chỉnh.

IV. Kết luận

Quy trình sản xuất chip bán dẫn không phải một chuỗi trong đó wafer lần lượt đi qua mỗi công đoạn đúng một lần. Phần lớn độ phức tạp nằm ở wafer fabrication, nơi các lớp vật liệu liên tục được tạo, định hình, xử lý, làm sạch, làm phẳng và đo kiểm. Những chu trình này được lặp lại để từng phần của transistor và mạng kết nối dần hoàn thiện.

Sau fabrication, wafer được kiểm thử và cắt thành các die riêng. Die tiếp tục trải qua lắp ráp, đóng gói và kiểm thử cuối trước khi trở thành linh kiện có thể sử dụng trong thiết bị điện tử. Nhìn theo mạch này giúp kết nối những thuật ngữ như PVD, CVD, ALD, quang khắc, khắc, cấy ion, CMP, kim loại hóa và đo lường thành một quy trình liên tục, thay vì những công nghệ rời rạc.

Đây cũng là cách PMAC tiếp cận ngành bán dẫn. Từ đó, vật liệu, công nghệ sản xuất, đo lường và dịch vụ kỹ thuật có thể được kết nối thành một giải pháp phù hợp hơn với quy trình thực tế. PMAC hiện có đội ngũ hỗ trợ từ tư vấn ứng dụng, lắp đặt và vận hành đến bảo trì, hỗ trợ hiệu chuẩn và đào tạo cho các hệ thống được triển khai.

Liên hệ PMAC để trao đổi về vật liệu, thiết bị sản xuất hoặc giải pháp phân tích – đo lường phù hợp với từng công đoạn trong quy trình sản xuất bán dẫn.

Công ty Cổ phần PMAC

HCM: Trung Tâm Công nghệ cao, Lầu 4, Tòa nhà HUTECH, đường D1, Khu Công Nghệ Cao, Phường Tăng Nhơn Phú, TP. Hồ Chí Minh

HN: Số 22B Ơ2 Bán Đảo Linh Đàm, Phường Hoàng Liệt, TP Hà Nội

Hotline: 0387 235 878

Fanpage: PMAC

Tác giả: Nguyễn Quốc Dũng – Lab & Maintenance Center Chief